

北京邮电大学 2007—2008 学年第一学期

《数字逻辑与数字系统》期末考试试题 (A)

考试 注意 事项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、所有试题写在答题纸上，试卷与答卷均上交。								
考试 课程				考试时间		年 月 日			
题号	一	二	三	四	五	六	七	八	总分
满分									
得分									
阅卷 教师									

一、选择题 (每小题 1 分，共 20 分。答案写在答题纸上)

1. 下列函数中，与 $(A+B)(A+C)$ 等价的逻辑函数是

- A. $F=AB$ B. $F=A+B$ C. $F=A+BC$ D. $F=B+C$

2. 函数 F 的卡诺图如表 1-1。其最简与或表达式是

- A. $F = \overline{A}BD + \overline{A}B\overline{D} + A\overline{C}D$
 B. $F = A\overline{B}C + \overline{A}C\overline{D} + \overline{A}\overline{B}D$
 C. $F = A\overline{B}C + \overline{A}BD + A\overline{C}D$
 D. $F = \overline{A}BD + \overline{A}B\overline{D} + \overline{A}\overline{B}D$

AB \ CD	00	01	11	10
00		1		1
01	1			
11	1			
10		1		1

表 1-1

3. 八进制数 $(573.4)_8$ 转化为十六进制数后为_____。

- A. $(17C.4)_{16}$ B. $(16B.4)_{16}$ C. $(17B.8)_{16}$ D. $(17B.4)_{16}$

4. 与最小项 $\overline{A}BCD$ 相邻的逻辑最小项有_____个。

- A. 1 B. 2 C. 4 D. 15

5. 下列电路中，不属于组合逻辑电路的是

- (A) 编码器; (B) 译码器; (C) 数据选择器; (D) 计数器。

6. 图 1-1 为数据选择器构成的函数发生器，其输出逻辑 Y 等于

- (A) $Y = AB$; (B) $Y = \overline{A}B$;

- (C) $Y = A$; (D) $Y = B$ 。




图 1-1

7. 图 1-2 所示的译码显示电路中，输入 $Q_3Q_2Q_1Q_0$ 为 8421BCD 码。设显示信号高电平有效，

则此刻 $L_a L_b L_c L_d L_e L_f L_g =$

- A. 0110000 B. 0000110

- C. 0000000 D. 1111111




图 1-2

8. 图 1-3 为某 RS 触发器，此时 Q 的状态为

- (A) 0; (B) 1;

- (C) 保持; (D) 不定。




图 1-3

9. 图 1-4 中, 经 CP 脉冲作用后欲使 $Q^{n+1} = \overline{Q^n}$, 则 A、B 输入应为_____。

- A. A=0,B=0
- B. A=0,B=1
- C. A=1, B=1
- D. B=1




图 1-4

10. 实现一个十进制的可逆计数器, 至少需要_____个触发器。

- A. 3
- B. 4
- C. 5
- D. 6

11. 某时序电路的状态转移如表 1-2, 该电路是模_____的计数器。

- A. 4
- B. 5
- C. 6
- D. 8

PS			NS			Z
Q_3	Q_2	Q_1	Q_3	Q_2	Q_1	
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	1	1	0	0
1	1	0	0	1	0	1
1	1	1	1	0	1	0

表 1-2

12. 4 个触发器构成的环形计数器, 最多可有_____个有效状态。

- A. 4
- B. 16
- C. 8
- D. 10

13. 时序电路中不可缺少的部分为

- A. 组合电路
- B. 记忆电路
- C. 同步时钟信号
- D. 组合电路和记忆电路

14. ispLSI 器件中, 巨块是指_____。

- A. GLB
- B. 全局布线区
- C. 输出逻辑宏单元
- D. GLB 及对应的 ORC、IOC 的总和。

15. 一个 ispLSI1032 中, 共有_____个通用逻辑块。

A. 4 B. 8 C. 32 D. 64

16. HDL 编程时, 括号可以改变运算次序, 如设 $A=(010)_2$ 、 $B=(100)_2$, 则 $A\#(B\#A)$ 的结果为_____

A. $(100)_2$ B. $(010)_2$ C. $(110)_2$ D. $(011)_2$

17. 数字系统的初步设计通常指

A 设计控制器 B 设计 ASM 图 C 子系统的设计 D 子系统的划分

18. 某 RAM 的地址寄存器字长为 10, 数据寄存器字长 8, 则存储容量为

A 256 个存储单元 B 256×10 个存储单元 C 1024×8 个存储元 D 1024×256 个存储元

19 双向数据总线常采用_____ 构成。

A 数据分配器 B 数据选择器 C 三态门 D 译码器

20. ASM 流程图是设计_____ 的一种重要工具。

A 控制器 B 运算器 C 计数器 D 存储器。

二、简答题 (每小题 6 分, 共 18 分)

1、简述逻辑函数常用的表示方法。

2、简述 ABLE 模块的组成要素及对应的关键字。

3、画出图 2-1 状态机的 ASM 流程图。




图 2-1 三状态机

三、组合逻辑电路分析 (11 分)

某逻辑电路如图 3-1 所示。

- 1、写出输出函数 F 的表达式。
- 2、列出真值表。
- 3、分析该电路的逻辑功能。




图 3-1

四、组合逻辑设计 (11 分)

已知某组合逻辑电路的输入 A 、 B 、 C 及输出 F 的波形如图 4-1 所示。

- 1、列出真值表。
- 2、画出卡诺图，写出最简逻辑函数表达式。
- 3、画出用与非门实现的电路图。




图 4-1

五、时序逻辑分析 (11 分)

电路如图 5-1 所示。

- 1、写出激励方程、状态方程、输出方程。
- 2、列出状态转移表，画出状态转移图。
- 3、判断电路类型，描述电路功能。




图 5-1

六、HDL 编程设计 (14 分)

试用 VHDL 语言状态图法设计一 8/3 优先编码器，写出完整的源文件。

七、控制器设计 (15 分)

设某数字比较系统框图如图 7-1，它可对两个二进制数进行比较。操作过程如下：先把两个数存入寄存器 RA 和 RB，然后进行比较，后将大数移入寄存器 RA 中。其中，LDRA、LDRB 为打入寄存器信号，CAP 为三态门使能信号， $A > B$ 是比较器输出信号，规定状态周期 $T = T_1 + T_2$ ，这里 T_1 用于改变控制器的触发状态， T_2 用于执行部件中打入寄存器控制信号的定时。试使用 D 触发器，设计计数器型控制器。要求：

- 1 画出 ASM 图。

- 2 写出控制器激励方程和控制信号表达式。
- 3 画出控制器逻辑电路图。




图 7-1




图 7-2

输出	输入
Y	C B A
1	0 0 0
0	0 0 1
0	0 1 0
0	0 1 1
0	1 0 0
0	1 0 1
0	1 1 0
0	1 1 1


2008《数字逻辑与数字系统》期末试题答案

一、选择题（每小题 1 分，共 20 分）

1 C; 2 D; 3 C; 4 C; 5 D; 6 D; 7 D; 8 C; 9 B; 10 B
11 B; 12 A; 13 B; 14 D; 15 C; 16 C; 17 D; 18 C; 19 C; 20 A

二、简答题（每小题 6 分，共 18 分）

- 1) 布尔代数法、真值表法、逻辑图法、卡诺图法、波形图法、硬件设计语言法等；
- 2) 头部 (Module)、说明部 (DECLARATIONS)、逻辑描述部 (Equations、State _ diagram、Truth _ table); 测试向量部 Test-Vectors、结束部 (End)
- 3) （每个状态单元 2 分）



ASM流程图

三、组合逻辑电路分析（11 分）

某逻辑电路如图 3-1 所示

- 1、函数 F 的表达式: $F = \overline{ABC} + ABC$
- 2、真值表:
- 3、逻辑功能: 该电路输入 A、B、C 全部相同时输出为 1, 否则输出为 0。

输 入			输 出
A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


四、组合逻辑设计 (11 分)

1、真值表

2、卡诺图，最简表达式

$$F = B + \overline{A}C$$

3、画出用与非门实现的电路图



A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

五、时序逻辑分析 (11 分)

1 激励方程 $J_0 = XQ_1; K_0 = \overline{X}; J_1 = X; K_1 = \overline{X}$


输出方程 $Z = XQ_0$

状态方程 $Q_0^{n+1} = X(Q_0 + \overline{Q_0}Q_1); Q_1^{n+1} = X$

3 状态转移表:

输入	PS		NS		输出
X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	1	
1	1	0	1	1	
1	1	1	1	1	1

状态转移图:



3 序列检测器：检测到序列 11、111、1111，..... 时输出 1，检测到 0 时输出 0（2 分）。
米里型电路（1 分）。

六 编程设计（共 14 分）

```
LIBRARY IEEE
USE IEEE .STD_1164. ALL;
ENTITY 8-3CODER IS;
PORT (b1,b2,b3,b4,b5,n6,b7,b8:IN-STD_ LOGIC;
      out1, out2, out3: OUT-STD_ LOGIC);
END 8-3CODER ..... (5 分)
ARCHITECTURE behave_1 OF 8-3CODER IS
SIGNAL Outmid: OUT-STD_ LOGIC_VECTOR ( 2 DOWNT0 0)
BEGIN
Outmid( 2 DOWNT0 0) <=" 111" WHEN b8= '1' ELSE
" 110" WHEN b7= '1' ELSE
" 101" WHEN b6= '1' ELSE
" 100" WHEN b5= '1' ELSE
" 011" WHEN b4= '1' ELSE
" 010" WHEN b3= '1' ELSE
" 001" WHEN b2= '1' ELSE
" 000" WHEN b1= '1' ELSE
" 000" ;
out1<= Outmid (0);
out2<= Outmid (1);
out3<= Outmid (2);
END behave_1 ..... (9 分)
```

七、控制器设计（15 分）

- 1 ASM 图(5 分)
- 2 控制器激励方程和控制信号表达式（7 分）
- 3 控制器逻辑电路图（3 分）。

